6High-Level Synthese
In den vorangegangenen Kapiteln haben wir den „klassischen“ Entwurfsablauf für die Entwicklung einer digitalen Schaltung in Form eines FPGAs beschrieben. Obwohl die Entwicklung einer Schaltung mit VHDL seit etwa dreißig Jahren ein bewährtes Verfahren ist, so werden für die Entwicklung von heutigen SOPCs („System on a Programmable Chip“) doch Entwurfsverfahren benötigt, die eine noch höhere Entwicklungsproduktivität ermöglichen. Ein solches Verfahren stellt die sogenannte „High-Level Synthese“ dar, wobei aus einem C/C++-Code eine Register-Transfer-Architektur synthetisiert wird, welche dann als VHDL- oder Verilog-Code vorliegt. Auch für die FPGA-Entwicklung sind solche HLS-Werkzeuge mittlerweile verfügbar und wirmöchten zum ...
Get FPGA Hardware-Entwurf, 4th Edition now with the O’Reilly learning platform.
O’Reilly members experience books, live events, courses curated by job role, and more from O’Reilly and nearly 200 top publishers.
