Book description
Für einen erfolgreichen Hardware Entwurf sind nicht nur VHDL-Kenntnisse wichtig, sondern auch Kenntnisse der FPGA-Schaltungstechnik und der Design Tools. Das vorliegende Buch stellt die Zusammenhänge zwischen diesen wichtigen Themen dar und bietet eine zielgerichtete Einführung in den Entwurf von digitalen Schaltungen und Systemen mit FPGAs. Beginnend mit den Grundlagen von VHDL sowie der CMOS- und FPGA-Technologie, werden anschließend der synthesegerechte Entwurf mit VHDL und die synchrone Schaltungstechnik auf dem FPGA behandelt. Darüber hinaus werden auch die wesentlichen Entwurfswerkzeuge, wie Logiksynthese oder die statische Timing-Analyse, erläutert. Abgerundet wird das Buch mit einem Kapitel über High-Level Synthese, welche eine Umsetzung von C/C++-Code in eine VHDL-Implementierung ermöglicht. Der Leser erhält anhand vieler Code-Beispiele einen praxisorientierten Zugang zum Hardware-Entwurf mit FPGAs.
- Zielgerichtete Einführung in den digitalen Schaltungsentwurf
- Alle notwendigen Kenntnisse für den rechnergestützten Hardwareentwurf
Frank Kesel studierte Elektrotechnik an der Universität Karlsruhe und promovierte an der Universität Hannover. Er war zehn Jahre in der Industrie im digitalen ASIC-Design tätig. Er ist seit 1999 Professor an der Hochschule Pforzheim mit dem Spezialgebiet FPGA-Design.
Table of contents
- Cover
- Titelseite
- Impressum
- Vorwort
- Inhaltsverzeichnis
- 1 Einleitung
-
2 Modellierung von digitalen Schaltungen mit VHDL
- 2.1 Historische Entwicklung von VHDL.
-
2.2 Grundlegende Konzepte von VHDL
- 2.2.1 Entity und Architecture
- 2.2.2 Verhaltensbeschreibungen und Prozesse
- 2.2.3 Strukturbeschreibungen
- 2.2.4 Testbenches und die Verifikation von VHDL-Entwürfen
- 2.2.5 Kompilation von VHDL-Modellen
- 2.2.6 Simulation von VHDL-Modellen
- 2.2.7 Modellierung von Verzögerungszeiten in VHDL
- 2.2.8 Variable und Signal
- 2.3 Objekte, Datentypen und Operatoren
- 2.4 Sequentielle Anweisungen
- 2.5 Nebenläufige Anweisungen
- 2.6 Unterprogramme und Packages.
- 2.7 Auflösungsfunktionen, mehrwertige Logik und IEEE-Datentypen
- 2.8 Weitere Konstruktionen für Strukturbeschreibungen
- 2.9 Weitere VHDL-Konstruktionen
- 2.10 Zusammenfassung zu Kapitel 2
- 2.11 Übungsaufgaben.
-
3 Digitale integrierte Schaltungen
- 3.1 Auswahl von Implementierungsformen für integrierte Schaltungen
- 3.2 Grundlagen der CMOS-Schaltungstechnik
- 3.3 Kombinatorische CMOS-Schaltungen
- 3.4 Sequentielle CMOS-Schaltungen
- 3.5 MOS Halbleiterspeicher
- 3.6 Programmierungstechnologien von MOS-PLDs
- 3.7 SPLD/CPLD-Architekturen
- 3.8 FPGA-Architekturen
- 3.9 Zusammenfassung zu Kapitel 3
- 3.10 Übungsaufgaben.
-
4 Von der Register-Transfer-Ebene zur Gatterebene
-
4.1 Einführung in die Logiksynthese
- 4.1.1 Übersetzung und Inferenz des VHDL-Codes
- 4.1.2 Schaltwerkssynthese
- 4.1.3 Zeitliche Randbedingungen für die Synthese
- 4.1.4 Statische Timing-Analyse
- 4.1.5 Das Problem des „Falschen Pfades“
- 4.1.6 Umgebung des Designs und Betriebsbedingungen
- 4.1.7 Logikoptimierung und Technologieabbildung
- 4.1.8 Mehrstufige Logikoptimierung
- 4.1.9 Technologieabbildung für SRAM-FPGAs.
- 4.1.10 Einfluss der Optimierungsvorgaben auf das Syntheseergebnis
- 4.2 Ein 4-Bit-Mikroprozessor als Beispiel
-
4.3 Schaltwerke und Zähler
- 4.3.1 Steuerwerk des Beispiel-Prozessors
- 4.3.2 Einfluss der Zustandscodierung auf das Syntheseergebnis
- 4.3.3 Das Problem der unbenutzten Zustände
- 4.3.4 Verwendung von Signalen und Variablen in getakteten und kombinatorischen Prozessen
- 4.3.5 Beschreibung von Zählern in VHDL.
- 4.3.6 Implementierung von Zählern in FPGAs
-
4.4 Arithmetische Einheiten
- 4.4.1 ALU des Beispiel-Prozessors
- 4.4.2 Implementierung von Addierern in FPGAs.
- 4.4.3 Implementierung von Subtrahierern in FPGAs
- 4.4.4 Implementierung von Multiplizierern in FPGAs
- 4.4.5 Ressourcenbedarf von logischen, relationalen und arithmetischen Operatoren
- 4.4.6 Mehrfachnutzung von arithmetischen Ressourcen
- 4.4.7 Darstellung vorzeichenbehafteter und vorzeichenloser Zahlen
- 4.5 Integration von Matrixspeichern: RAM und ROM
- 4.6 On-Chip-Busse und I/O-Schnittstellen
- 4.7 Häufig begangene Fehler und weitere Aspekte des RTL-Entwurfs
- 4.8 Zusammenfassung zu Kapitel 4
- 4.9 Übungsaufgaben.
-
4.1 Einführung in die Logiksynthese
- 5 Physikalische Realisierung und Timing Analyse
-
6 High-Level Synthese
- 6.1 High-Level Synthese und ihre Rolle im Entwurf von SOPCs
- 6.2 Entwurfsmetriken
- 6.3 Funktion und Arbeitsweise der High-Level Synthese
- 6.4 HLS-Entwurfsablauf am Beispiel von Vivado HLS
- 6.5 Datentypen für die High-Level Synthese
- 6.6 Interface-Synthese
- 6.7 Optimierung von Durchsatz und Latenz
- 6.8 Zusammenfassung zu Kapitel 6
- 6.9 Übungsaufgaben
- A Anhang
- Literaturverzeichnis
- Index
Product information
- Title: FPGA Hardware-Entwurf, 4th Edition
- Author(s):
- Release date: June 2018
- Publisher(s): De Gruyter Oldenbourg
- ISBN: 9783110531992
You might also like
book
FPGA Programming for Beginners
Get started with FPGA programming using SystemVerilog, and develop real-world skills by building projects, including a …
book
Basiswissen Medizinische Software, 3rd Edition
Das Basiswerk fur die Entwicklung von Software als Medizinprodukt
book
Introduction to Digital Systems: Modeling, Synthesis, and Simulation Using VHDL
Digital systems design requires a rigorous modeling and simulation analysis that eliminates design risks and potential …
book
Digital Signal Processing 101, 2nd Edition
Digital Signal Processing 101: Everything You Need to Know to Get Started provides a basic tutorial …